所属分类：
VHDL/FPGA/Verilog
开发工具：MultiPlatform
文件大小：761KB
下载次数：42
上传日期：2006-03-13 15:08:08
说明： vhdl实例教程，其中的例子适合新手演示使用，肯定会有帮助的。
(VHDL example tutorial, an example of the use for novice demo, it will certainly help.)
文件列表：
Lab_ISE_Led
...........\3SLC_LED_VHDL_ISE63
...........\...................\automake.log
...........\...................\bitgen.ut
...........\...................\clkdll_divide.vhd
...........\...................\coregen.log
...........\...................\coregen.prj
...........\...................\my_testbench.tdo
...........\...................\readme.txt
...........\...................\s3lc_ise.dhp
...........\...................\s3lc_ise.ipf
...........\...................\s3lc_ise.ise
...........\...................\s3lc_ise.ise_ISE_Backup
...........\...................\s3lc_ise_ise6_bak.zip
...........\...................\seven_seg.bgn
...........\...................\seven_seg.bit
...........\...................\seven_seg.bld
...........\...................\seven_seg.cmd_log
...........\...................\seven_seg.drc
...........\...................\seven_seg.lso
...........\...................\seven_seg.mcs
...........\...................\seven_seg.mrp
...........\...................\seven_seg.nc1
...........\...................\seven_seg.ncd
...........\...................\seven_seg.ngc
...........\...................\seven_seg.ngd
...........\...................\seven_seg.ngm
...........\...................\seven_seg.ngr
...........\...................\seven_seg.pad
...........\...................\seven_seg.pad_txt
...........\...................\seven_seg.par
...........\...................\seven_seg.pcf
...........\...................\seven_seg.placed_ncd_tracker
...........\...................\seven_seg.prj
...........\...................\seven_seg.prm
...........\...................\seven_seg.routed_ncd_tracker
...........\...................\seven_seg.sig
...........\...................\seven_seg.stx
...........\...................\seven_seg.synth_nlf
...........\...................\seven_seg.syr
...........\...................\seven_seg.twr
...........\...................\seven_seg.twx
...........\...................\seven_seg.ucf
...........\...................\seven_seg.ucf.untf
...........\...................\seven_seg.ut
...........\...................\seven_seg.vhd
...........\...................\seven_seg.vhdsim_synth
...........\...................\seven_seg.xpi
...........\...................\seven_seg_cclktemp.bit
...........\...................\seven_seg_map.ncd
...........\...................\seven_seg_map.ngm
...........\...................\seven_seg_ncd.6xx
...........\...................\seven_seg_pad.csv
...........\...................\seven_seg_pad.txt
...........\...................\seven_seg_summary.html
...........\...................\seven_seg_synthesis.nlf
...........\...................\seven_seg_synthesis.vhd
...........\...................\testbench.vhd
...........\...................\wave.do
...........\...................\xst
...........\...................\...\work
...........\...................\...\....\hdllib.ref
...........\...................\...\....\hdpdeps.ref
...........\...................\...\....\sub00
...........\...................\...\....\.....\vhpl00.vho
...........\...................\...\....\.....\vhpl01.vho
...........\...................\...\....\.....\vhpl02.vho
...........\...................\...\....\.....\vhpl03.vho
...........\...................\_impact.cmd
...........\...................\_impact.log
...........\...................\_ngo
...........\...................\....\netlist.lst
...........\...................\_xmsgs
...........\...................\__projnav
...........\...................\.........\bitgen.rsp
...........\...................\.........\coregen.rsp
...........\...................\.........\ednTOngd_tcl.rsp
...........\...................\.........\map.log
...........\...................\.........\nc1TOncd_tcl.rsp
...........\...................\.........\par.log
...........\...................\.........\posttrc.log
...........\...................\.........\runXst_tcl.rsp
...........\...................\.........\s3lc_ise.gfl
...........\...................\.........\s3lc_ise_flowplus.gfl
...........\...................\.........\seven_seg.xst
...........\...................\.........\seven_seg_ncdTOut_tcl.rsp
...........\...................\.........\sumrpt_tcl.rsp
...........\...................\__projnav.log
...........\3SLC_SimpleLED_Verilog_ISE63
...........\............................\automake.log
...........\............................\bitgen.ut
...........\............................\seven_seg.bgn
...........\............................\seven_seg.bit
...........\............................\seven_seg.bld
...........\............................\seven_seg.cmd_log
...........\............................\seven_seg.drc
...........\............................\seven_seg.lso
...........\............................\seven_seg.mcs
...........\............................\seven_seg.mrp
...........\............................\seven_seg.nc1
