所属分类：
其他
开发工具：matlab
文件大小：19KB
下载次数：12
上传日期：2006-03-23 16:31:14
说明： 推荐下载,verilog处理器设计实例.体现了结构描述和寄存器传输描述的应用
(recommend downloading Verilog processor design examples. Reflect the structure description and register transfer described in the Application)
文件列表：
11.
2
....\statemachine.cr.
mti
....\statemachine.
mpf
....\statemachine.
v
....\statemachine.v.
bak
....\vsim.
wlf
....\wave.
do
....
\work
....\....
\drink_machine
....\....\.............\verilog.
asm
....\....\.............\_primary.
dat
....\....\.............\_primary.
vhd
....\....\
_info
