所属分类：
多国语言处理
开发工具：VHDL
文件大小：14KB
下载次数：6
上传日期：2009-06-17 17:15:19
说明： 采用同步设计的六分频电路，节省了系统的资源。编译仿真的结果正确
(Synchronous design using the six-frequency circuits, saving system resources. Simulation results to compile correctly)
文件列表：
divide6
.......\db
.......\..\divide6.db_info
.......\..\divide6.eco.cdb
.......\..\divide6.sld_design_entry.sci
.......\divide6.flow.rpt
.......\divide6.map.rpt
.......\divide6.map.summary
.......\divide6.qpf
.......\divide6.qsf
.......\divide6.qws
.......\divide6.v
.......\divide6_assignment_defaults.qdf
